ANSI EIA/TIA-644標准定義的低電壓差分信號LVDS連接器非常適合包括時鍾分配、點對點以及多點之間的信號傳輸。本文描述了使用LVDS將高速通訊信號分配到多個目的端的方法。

低電壓差分信號LVDS連接器非常適合時鍾分配、一點到多點之間的信號傳輸。本文描述了使用LVDS將高速信號分配到多個目的端的方法。

在一個數字系統中，當各個子系統需要相同的參考時鍾源協同工作時，時鍾分配非常重要。例如，一個基站的數字信號處理單元(DSP)，在大部分應用中，必須由射頻處理單元同步。由鎖相環(PLL)産生所需的本振頻率，通過模/數轉換器鎖定到時鍾中心頻率上。同時，當應用系統中包含射頻接收回路時，時鍾(包括信號部分)必須盡可能降低傳輸過程中的電平輻射，使用較低的電平以避免幹擾。

將高速信號傳輸到不同目的端時，可以采用多種策略；在這些方案中有兩種極AC端形式：一、用1個源/驅動器驅動所有目標端(稱爲多節點傳輸)；二、每個目標端使用獨立的源/驅動器(稱爲多路點到點傳輸)。在多節點傳輸方式中，需要一個具有足夠驅動能力的驅動器來驅動所有負載和傳輸介質(電纜、連接器、背板等)。差分總線通常在最後一個接收器處根據特性阻抗進行終端匹配。必須努力使總線上的各支路盡可能短，以避免影響信號的完整性。在電路板布線密度日益提高的今天，有些情況下很難控制分支長度。

相應地，多路點到點傳輸方式使用了多個驅動器，只需明確點到點操作模式，每個驅動器只與單個接收器通信。采用這種設計架構可以避免信號完整性問題，確保傳輸介質的阻抗盡可能一致。